한국정보통신기술협회 : 정보통신용어사전

통합검색
게이트 배열, -配列, gate array
반주문형 설계로 다품종 소량 생산형 대규모 집적 회로(LSI).규칙적으로 병렬 배치논리 소자인 게이트를 사전에 설계해 두고, 이들 게이트 사이를 배선하기 위한 마스크를 설계함으로써 사용자가 요구하는 논리의 LSI를 개발할 수 있다. 개발비가 적게 든다는 이점이 있으나, 완전 주문형 LSI보다 집적도가 낮은 경향이 있다. 기존의 게이트 배열에는 게이트의 영역과 배열의 영역이 완전히 분리된 구조가 채택되었으나, 칩의 전면(全面)에 반도체를 박아 넣어, 게이트 영역과 배선 영역을 자유롭게 설정할 수 있는 구조가 주류를 이루게 되었다. 이것을 SOG(sea of gate) 또는 channelless gate array라고 한다. 기존의 게이트 배열에 비해 임의 접근 기억 장치(RAM, 램)나 읽기용 기억 장치(ROM, 롬)를 내장하는 효율이 높기 때문에, 대규모의 게이트 배열은 SOG 구조로 된 것이 증가되었다. 1992년 후반부터 3.3V 또는 3.0V로 동작하는 0.5 µm 상보성 금속 산화물 반도체(CMOS) 게이트 배열이 속속 제품화되었다.
이전 수정문의 공유하기 네이버 뉴스 다음 뉴스 관련뉴스